

Arquiteturas de computadores paralelos



UNIFEI


Universidade Federal de Itajubá

IMC – Instituto de Matemática e Computação

Prof. Carlos Minoru Tamaki


Arquiteturas de computadores paralelos

- (a) Paralelismo no chip.
- (b) Co-processador.
- (c) Multiprocessador.
- (d) Multicomputador.
- (e) Grade.



Paralelismo no nível da instrução

- (a) Pipeline de CPU.
- (b) Sequência de instruções VLIW.
- (c) Corrente de instruções com pacotes marcados.



A CPU VLIW TriMedia

TriMedia → projetado pela philips


Processador com uso intensivo de imagem, áudio e vídeo

Todas as instruções contêm 5 operações

Clock de 266 ou 300 Mhz

Inteiro padrões de 8, 16 e 32 bits e ponto flutuante IEEE754

Instrução TriMedia típica mostrando cinco operações possíveis.



Memória baseada em bytes e registradores mapeados na memória

128 registradores de 32 bits de uso geral

Unidades funcionais da TM3260, sua quantidade, latência e as posições de instrução que elas usam.

Unidade	Descrição	#	Lat.	1	2	3	4	5
Constante	Operações imediatas	5	1	×	×	×	×	×
ALU de inteiros	Operações aritméticas, booleanas, de 32 bits	5	1	×	×	×	×	×
Deslocador	Deslocamentos multibits	2	1	×	×	×	×	×
Carregar/Armazenar	Operações de memória	2	3				×	×
Int/FP MUL	Multiplicação de inteiros e PF de 32 bits	2	3		×	×		
FP ALU	Aritmética de PF	2	3	×			×	
FP comparação	Compara PF	1	1			×		
FP sqrt/div	Divisão e raiz quadrada em PF	1	17		×			
Desvio	Controle de fluxo	3	3		×	×	×	
DSP ALU	Aritmética de multimídia dual de 16 bits, quádrupla de 8 bits	2	3	×		×		×
DSP MUL	Multiplicação de multimídia dual de 6 bits, quádrupla de 8	2	3		×	×		

Utiliza aritmética saturada em vez de aritmética de complemento de dois

Principais grupos de operações que vêm com o TriMedia.

Grupo	Descrição
Clip	Grampeia 4 bytes ou 2 meias-palavras
DSP valor absoluto	Valor grampeado, com sinal, tomado em módulo
DSP add	Adição grampeada, com sinal
DSP subtract	Subtração grampeada, com sinal
DSP multiply	Multiplicação grampeada, com sinal
Min, max	Obtém mínimo ou máximo de pares de quatro bytes
Compare	Compara dois registradores bit por bit
Shift	Desloca um par de operandos de 16 bits
Sum of products	Soma com sinal de produtos de 8 ou 16 bits
Merge, pack, swap	Manipulação de bytes e meias-palavras
Byte quad averages	Média quádrupla, sem sinal, byte por byte
Byte averages	Médias de quatro elementos, sem sinal, byte por byte
Byte multiplies	Multiplicação, sem sinal, de 8 bits
Motion estimation	Soma sem sinal de valores absolutos de diferenças de 8 bits com sinal
Miscellaneous	Outras operações aritméticas

O mascaramento e deslocamento são caros por causa das muitas operações para extrair e inserir cada byte

Possui operações especiais de multimídia para realizar a transposição sem muitas dificuldades

(a) Matriz de elementos de 8 bits.

A	B	C	D
E	F	G	H
I	J	K	L
M	N	O	P

(a)

(b) Matriz transposta.

A	E	I	M
B	F	J	N
C	G	K	O
D	H	L	P

(b)

(c) Matriz original buscada em quatro registradores.



(c)


(d) Matriz transposta em quatro registradores.

R2	A	E	I	M
R3	B	F	J	N
R4	C	G	K	O
R5	D	H	L	P

(d)



Multithreading no chip

(a)–(c) Três threads. Os retângulos vazios indicam que o thread parou esperando por memória.



Ciclo →

(d) Multithreading de granulação fina.
(e) Multithreading de granulação grossa.



Ciclo →

Multithreading com uma CPU superescalar de emissão dual.

(a) Multithreading de
granulação fina.

A1	B1	C1	A3	B2	C3	A5	B3	C5	A6	B5	C7
A2		C2	A4		C4		B4	C6	A7	B6	C8

Ciclo →
(a)

(b) Multithreading de
granulação grossa.

A1	B1	C1	C3	A3	A5	B2	C5	A6	A8	B3	B5
A2		C2	C4	A4			C6	A7		B4	B6

Ciclo →
(b)


A1	B1	C2	C4	A4	B2	C6	A7	B3	B5	B7	C7
A2	C1	C3	A3	A5	C5	A6	A8	B4	B6	B8	C8

Ciclo →
(c)


(c) Multithreading simultâneo.

Hyperthreading no Core i7


- 1) Aumentar a velocidade de clock.
- 2) Colocar duas CPUs em um chip.
- 3) Adicionar unidades funcionais.
- 4) Aumentar o comprimento do pipeline.
- 5) Usar multithreading.



Multiprocessadores com um único Chip




(a)
(a) Chip com *pipeline* dual.




(b)
(b) Chip com dois núcleos.

O multiprocessador em um único chip Core i7




Multiprocessadores heterogêneos em um Chip

A estrutura lógica de um simples aparelho de DVD contém um multiprocessador heterogêneo com múltiplos núcleos para diferentes funções.




Exemplo da arquitetura CoreConnect da IBM.



Co-processadores

- Os computadores podem ganhar desempenho com a utilização de co-processadores, ou seja processadores com finalidade específica trabalhando em conjunto com o processador principal como por exemplo:
 - Co-processador de ponto flutuante
 - Controlador de DMA
 - Processadores de rede
 - Processadores de mídia
 - Processadores gráficos
 - Criptoprocessadores


Processador Snapdragon 8x




- **ISP (Spectra):** processa as imagens capturadas pelos sensores de imagem do dispositivo
- **GPU (Adreno):** processador gráfico que lida principalmente com jogos
- **DSP (Hexagon):** é um processador de sinal digital voltado para uma variedade de tarefas auxiliares à CPU e à GPU
- **CPU (Kryo):** é responsável pela maioria das tarefas genéricas, como operações aritméticas e instruções lógicas
- **Wi-Fi e Bluetooth (FastConnect)**
- **Modem**
- **Codecs de áudio**

Introdução a redes

Como os usuários são conectados a




Pacote tal como aparece na Ethernet



Introdução a processadores de rede

Placa e chip de um processador de rede




Processamento de pacotes


- a) Soma de verificação.
- b) Extração do campo.
- c) Classificação de pacotes.
- d) Seleção de caminho.
- e) Determinação da rede de destino.
- f) Consulta de rota.
- g) Fragmentação e reconstrução.
- h) Computação.
- i) Gerenciamento de cabeçalho.
- j) Gerenciamento de fila.
- k) Geração de soma de verificação.
- l) Contabilidade.
- m) Coleta de dados estatísticos.

Processadores gráficos

A GPU Fermi NVIDIA




Hierarquia de memória da GPU Fermi






Tensor Core



$$D = \begin{pmatrix} A_{0,0} & A_{0,1} & A_{0,2} & A_{0,3} \\ A_{1,0} & A_{1,1} & A_{1,2} & A_{1,3} \\ A_{2,0} & A_{2,1} & A_{2,2} & A_{2,3} \\ A_{3,0} & A_{3,1} & A_{3,2} & A_{3,3} \end{pmatrix} \begin{pmatrix} B_{0,0} & B_{0,1} & B_{0,2} & B_{0,3} \\ B_{1,0} & B_{1,1} & B_{1,2} & B_{1,3} \\ B_{2,0} & B_{2,1} & B_{2,2} & B_{2,3} \\ B_{3,0} & B_{3,1} & B_{3,2} & B_{3,3} \end{pmatrix} + \begin{pmatrix} C_{0,0} & C_{0,1} & C_{0,2} & C_{0,3} \\ C_{1,0} & C_{1,1} & C_{1,2} & C_{1,3} \\ C_{2,0} & C_{2,1} & C_{2,2} & C_{2,3} \\ C_{3,0} & C_{3,1} & C_{3,2} & C_{3,3} \end{pmatrix}$$

FP16 or FP32 FP16 FP16 FP16 or FP32



Bibliografia

- Organização Estruturada de Computadores
– Andrew S. Tanenbaum, Tood Austin – 6ª
Edição 2013 Prentice Hall
- Vários sites da internet